DIALOG(R)File 352:Derwent WPI (c) 2003 Thomson Derwent. All rts. reserv.

012642341 **Image available**
WPI Acc No: 1999-448446/199938

XRPX Acc No: N99-334932

Latch circuit of active matrix type liquid crystal display device drive circuit - compares sampling period of sampling pulse based on which latching of non-sampled pulses is carried out

Patent Assignee: SONY CORP (SONY)

Inventor: MAEKAWA T

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	٠.
JP 11184440	A	19990709	JP 97356577	Α	19971225	199938	В
KR 99063416	Α	19990726	KR 9858164	Α	19981224	200043	
US 6275210	B 1	20010814	US 98189790	Α	19981112	200148	

Priority Applications (No Type Date): JP 97356577 A 19971225

Patent Details:

Patent No	Kind I	Lan Pg	Main IPC	Filing Notes
JP 11184440	Α	9	G09G-003/36	J
KR 99063416	A		G09G-003/36	
US 6275210	B1		G09G-003/36	

Abstract (Basic): JP 11184440 A

NOVELTY - The data latch circuit has PMOS circuit (34) which has predetermined comparison voltage stored in it. The comparator (31) compares sampling period by sampling pulse with PMOS circuit and the latch module (32) latches the non-sampling period of sampling pulse output by comparator. The latch module (33) gives output enable pulse to the data latched by latch module (32).

USE - For liquid crystal display device drive circuit.

ADVANTAGE - As latch circuit can perform latching operation with low circuit voltage, power consumption is attained.

DESCRIPTION OF DRAWING(S) - The figure shows circuit diagram of drive circuit. (31) Comparator; (32,33) Latch modules; (34) PMOS circuit.

Dwg.3/9

Title Terms: LATCH; CIRCUIT; ACTIVE; MATRIX; TYPE; LIQUID; CRYSTAL; DISPLAY; DEVICE; DRIVE; CIRCUIT; COMPARE; SAMPLE; PERIOD; SAMPLE;

PULSE; BASED; LATCH; NON; SAMPLE; PULSE; CARRY

Derwent Class: P81; P85; U14.

International Patent Class (Main): G09G-003/36
International Patent Class (Additional): G02F-001/133

File Segment: EPI; EngPI

DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

06242866 **Image available** DRIVING CIRCUIT FOR LIQUID DRYSTAL DISPLAY DEVICE

PUB. NO.:

11-184440 [JP 11184440 A]

PUBLISHED:

July 09, 1999 (19990709)

INVENTOR(s):

MAEKAWA TOSHIICHI

APPLICANT(s): SONY CORP

APPL. NO.:

09-356577 [JP 97356577]

FILED:

December 25, 1997 (19971225)

INTL CLASS:

G09G-003/36; G02F-001/133

ABSTRACT

PROBLEM TO BE SOLVED: To make a plan to realize low power consumption for a liquid crystal display device...

SOLUTION: In the data latchiing circuit of a liquid crystal driving circuit, digital input data data are compared with a comparison reference voltage ref in the sampling period of a sampling pulse spx in a comparator part 31 in which a PMOS differential amplifier circuit 34 is used to be converted into data being a VDD (power source voltage) level and the data are latched in the non-selection period of the sampling pulse spx in a first data latching part (1) 32 and, moreover, the latched data are made so as to be held for a 1 H (horizontal period) line in a second data latching part (2) 33.

COPYRIGHT: (C)1999,JPO

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平11-184440

(43)公開日 平成11年(1999) 7月9日

(51) Int. C1. "

識別記号

FΙ

G09G 3/36

G02F 1/133

G09G 3/36 G02F 1/133

505

審査請求 未請求 請求項の数6 〇L (全9頁)

(21)出願番号

特願平9-356577

(22)出顧日

平成9年(1997)12月25日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川 6 丁目 7 番35号

(72) 発明者 前川 敏一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 國則

(54) 【発明の名称】 液晶表示装置の駆動回路

(57) 【要約】

【課題】 VDD>13 V等で使用する場合には消費電 力が大きく、かつ入力するタイミング系にも高電圧が必 要であるため、2. 7 V系の入力電圧を13 V系に昇圧 する必要がある。

【解決手段】 液晶駆動回路のデータラッチ回路におい て、PMOS差動増幅回路34を用いたコンパレータ部 3 1 でサンプリングパルス s p x のサンプリング期間 に、ディジタル入力データdataを比較基準電圧re f と比較することによってVDDレベルのデータに変換 し、そのデータをサンプリングパルスspxの非サンプ リング期間に第1のデータラッチ部(1)32でラッチ し、さらにそのラッチデータを第2のデータラッチ部 (2) 33で1Hラインホールドするようにする。



特開平11-184440

【特許讚求の範囲】

【饋水項1】 水平走査に基づいて生成されるサンプリ ングパルスに応答してディジタル入力データをラッチす るデータラッチ回路を有する液晶表示装置の駆動回路に おいて、

1

前記データラッチ回路は、

前記ディジタル入力データを被比較入力とし、所定の比 較基準電圧を比較入力とするPMOS差動回路を有し、 前記サンプリングパルスのサンプリング期間に比較動作 を行うコンパレータ部と、

前記サンプリングパルスの非サンプリング期間に前配コ ンパレータ部の出力をラッチする第1のデータラッチ部 ۷.

1水平期間内にある出力イネーブルパルスに応答して前 記第1のデータラッチ部の出力データをラッチする第2 のデータラッチ部とを備えていることを特徴とする液晶 表示装置の駆動回路。

【請求項2】 前記コンパレータ部は、前記PMOS差 動回路の能動負荷となるNMOSカレントミラー回路 と、前記PMOS差動回路のソース側に設けられて前記 20 サンプリングパルスのサンプリング期間に動作状態とな る電流源とを有することを特徴とする請求項1記載の液 晶表示装置の駆動回路。

【饋水項3】 前記第1のデータラッチ部は、前記コン パレータ部の出力端に入力端が接続された第1のインバ ータと、前配第1のインバータの出力端に入力端が接続 された第2のインバータと、前記第1のインバータの入 力端と前記第2のインパータの出力端の間に接続され、 前記サンプリングパルスの非サンプリング期間にオン状 態となるスイッチ素子とを有することを特徴とする請求 30 項1記載の液晶表示装置の駆動回路。

【請求項4】 前記第2のデータラッチ部は、前記出力 イネーブルパルスに応答して前配第1のデータラッチ部 の出力データを転送する転送スイッチと、前記転送スイ ッチの出力端に入力端が接続された第1のインバータ と、前記第1のインパータの出力端に入力端が、前記第 1のインパータの入力端に出力端がそれぞれ接続された 第2のインバータとを有することを特徴とする請求項1 記載の液晶表示装置の駆動回路。

のインパータは、前記第1のデータラッチ部の第1、第 2のインパータよりも相互コンダクタンスが小さく設定 されていることを特徴とする請求項4記載の液晶表示装 置の駆動回路。

【請求項6】 前記所定の比較基準電圧は、前記ディジ タル入力データの低レベル側電圧と高レベル側電圧の間 に設定されていることを特徴とする請求項1配載の液晶 表示装置の駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置(以 下、LCD(Liquid Crystal Display)と称す) の駆動回 路に関し、特に水平走査に基づいて生成されるサンプリ ングパルスに応答してディジタル入力データをラッチす るデータラッチ回路を有するマトリクス型LCDの駆動 回路に関する。

[0002]

【従来の技術】駆動回路系がポリシリコンTFT(Thin Film Transistor: 薄膜トランジスタ) で画裳(液晶)系 10 と一体的に形成されるいわゆる駆動回路一体型LCDを 作る場合、ポリシリコンTFTの諸特性が結晶シリコン よりも劣るため、どうしても高い電源電圧やクロックパ ルス電圧が必要となっているのが現状である。代表的に は、電源電圧VDDがVDD>13Vである。

[0003]

【発明が解決しようとする課題】現在、低消費儲力のモ バイルコンピュータの開発、商品化が活発であるが、こ の用途での必要条件は低消費電力化である。しかし、先 述したように、VDD>13V等で使用する場合には消 費電力が大きく、かつ入力するタイミング系にも高飽圧 が必要であるため、LCDパネル外部若しくは内部でT TLレベル若しくは2. 7V系の入力電圧を13V系に 昇圧する必要がある。したがって、昇圧回路を用いるこ とに伴って、システム構成面でも回路規模・消費電力が 増大するばかりでなく、不要輻射も問題となる。

【0004】一方、液晶駆動法で一般に知られているコ モン反転駆動法を用いると、駆動回路系は5V程度のダ イナミックレンジで済むことになる。 ここに、コモン反 転駆動法とは、入力信号と逆相に対向電極を振ることに よって実効的な外部からの入力ビデオ信号を約1/2に 低減できる駆動法を言う。モバイルLCDの低消費電力 化のためには、このコモン反転駆動法が有力なのである が、駆動回路系がデバイス実力の観点から低消費電力し CDへの展開にとっては大きな阻害要因となっている。 【0005】本発明は、上記課題に鑑みてなされたもの であり、その目的とするところは、液晶表示装置の低消 費電力化に寄与し得る駆動回路を提供することにある。 [0006]

【課題を解決するための手段】本発明による液晶表示装 【臍水項 5】 前記第2のデータラッチ部の第1, 第2 40 置の駆動回路は、水平走査に基づいて生成されるサンプ リングパルスに応答してディジタル入力データをラッチ するデータラッチ回路を有し、このデータラッチ回路 が、ディジタル入力データを被比較入力とし、所定の比 較基準電圧を比較入力とするPMOS差動回路を有し、 サンプリングパルスのサンプリング期間に比較動作を行 うコンパレータ部と、サンプリングパルスの非サンプリ ング期間にコンパレータ部の出力をラッチする第1のデ ータラッチ部と、1水平期間内にある出力イネーブルパ ルスに応答して第1のデータラッチ部の出力データをラ 60 ッチする第2のデータラッチ部とを備えている。

【0007】上記構成の液晶表示装置の駆動回路におい て、コンパレータ部は、PMOS整動回路を用いてディ ジタル入力データを比較基準電圧と比較することで、例 えば2. 7V系のディジタル入力データを飽源電圧レベ ルのデータに変換する。このデータは、サンプリングパ ルスの非サンプリング期間に第1のデータラッチ部にラ ッチされる。そして、第2のラッチデータ部は、第1の データラッチ部でラッチされたデータを1H(1水平期 間)ラインホールドする。

[0008]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。図1は、本発明が適 用されるアクティブマトリクス型LCDの一般的な構成 例を示す概略構成図である。

【0009】図1において、複数行分のゲートバスライ ン11の各々と複数列分の信号ライン(ソースライン) 12の各々の交差部には、複数個の画素13が行列状に 2次元配置されている。これら画素13の各々は、ゲー トバスライン11にゲート電極が、信号ライン12にソ ース電極がそれぞれ接続されたTFT(薄膜トランジス 20 を有している。この差動増幅回路34において、PMO タ) 14と、このTFT14のドレイン電極に画素電極 が接続された液晶セル16と、当該ドレイン電極に一方 の電極が接続された補助容量16とから構成されてい る。補助容量16の他方の電極にはコモン電圧Vcom が印加される。

【0010】複数個の画素13の各々は、列単位で選択 して駆動するためのソースドライバ(水平駆動回路) 1 7および行単位で選択して駆動するためのスキャンドラ イパ(垂直駆動回路) 18によって駆動される。このソ ースドライバ 7 およびスキャンドライバ 1 8 は、水平方 30 向および垂直方向に順次走査するための走査回路を内蔵 しており、この走査回路としてシフトレジスタが用いら

【0011】図2は、ディジタルインターフェース型の ソースドライバの一例を示す構成図である。このディジ タルインターフェース型ソースドライバは、アドレスパ ルスであるデータラッチパルスを順次出力する水平シフ トレジスタ21と、入力されるディジタルデータを水平 シフトレジスタ21から順次出力されるデータラッチパ ルスに同期してラッチするデータラッチ回路22と、こ 40 ジスタQn12が接続され、これらPMOSトランジス のデータラッチ回路22にラッチされたデータをデコー ドし、信号ライン12に出力するデコーダ回路23とか 5構成されている。

【0012】上述したことから明らかなように、ディジ タルインターフェース型のソースドライバの場合には、 入力されるディジタルデータを1ライン分ラッチし、こ の1ライン分のデータを一斉に出力ためのデータラッチ 回路22を必要とする。本発明に係るデータラッチ回路 は、このデータラッチ回路22として用いて好適なもの である。

【0013】図4は、本発明の第1突施形態を示す回路 図である。本実施形態においては、主として、電源電圧 は5 V系、入力データは2. 7 V系を対象としたディジ タルインターフェース回路内蔵のLCDの主要構成要素 であるデータラッチ回路を想定している。

【0014】この第1実施形態に係るデータラッチ回路 は、入力データdataをある比較基準電圧refと比 較するコンパレータ部31と、このコンパレータ部31 の出力データをラッチするデータラッチ部(1)32 10 と、このデータラッチ部(1) 32の出力データを1ラ インホールドするデータラッチ部(2) 33の3ブロッ クからなっている。以下、各ブロックごとに、その具体 的な回路構成の一例について説明する。

【0015】先ず、コンパレータ部31は、各ソースが 共通に接続されて差動動作をなす差動対PMOSトラン ジスタQp11, Qp12と、これら差助対PMOSト ランジスタQpll, Qpl2のソース共通接続点と正 電源VDDの間に接続された電流源であるPMOSトラ ンジスタQp13とからなるPMOS 差動増幅回路34 SトランジスタQp11は入力データdataを、PM OSトランジスタQp12は比較基準電圧refをそれ ぞれゲート入力とする。

【0016】ここで、比較基準健圧 r e f は、2.7V 系のディジタル入力データdataを識別するために、 0 V-2. 7 V間の例えば中間レベルに設定される。こ の比較基準配圧 refは固定であっても異く、また外部 からディジタル入力データのレベルに応じて調整可能と しても良い。PMOSトランジスタQp13は、図2の 水平シフトレジスタ21から供給されるデータサンプリ ングパルス(データラッチパルス)8pxをゲート入力 とする。この差動増幅回路34は、NMOSカレントミ ラー回路35を能動負荷としている。

【0017】すなわち、PMOSトランジスタQp11 のドレインと負電源VSSの間に、ゲートとドレインが 共通に接続されたダイオード接続のNMOSトランジス タQn11が接続され、PMOSトランジスタQp12 のドレインと負電源VSSの間に、NMOSトランジス タQnllとゲートが共通に接続されたNMOSトラン タQp11, Qp12によってNMOSカレントミラー 回路35が構成されている。

【0018】データラッチ部(1)32は、正電源VD Dと角電源VSSの間に接続されたPMOSトランジス タQp21およびNMOSトランジスタQn21からな るCMOSインパータ36と、関様に正電源VDDと毎 電源VSSの間に接続されたPMOSトランジスタQp 22およびNMOSトランジスタQn22からなるCM OSインパータ37と、スイッチ素子であるNMOSト 50 ランジスタQn13とを有する構成となっている。

(4)

10

5

【0019】このデータラッチ部(1)32において、CMOSインパータ36の入力端であるPMOSトランジスタQp21およびNMOSトランジスタQn21のゲート共通接続点が、CMOSインパータ37の出力端であるPMOSトランジスタQp22およびNMOSトランジスタQn22のドレイン共通接続点に、NMOSトランジスタQn23を介して接続されている。そして、NMOSトランジスタQn23のゲートには、図2の水平シフトレジスタ21から供給されるデータラッチパルスspxが与えられる。

【0020】また、CMOSインパータ37の入力端であるPMOSトランジスタQp22およびNMOSトランジスタQp22およびNMOSトランジスタQp2パータ36の出力端であるPMOSトランジスタQp21およびNMOSトランジスタQn21のドレイン共通接続点に接続されている。すなわち、このデータラッチ部(1)32は、CMOSインパータ36,37がNMOSトランジスタQn23を介してループ状に接続された構成となっている。

【0021】データラッチ部(2) S 3は、正電源VD 20 Dと負電源VSSの間に接続されたPMOSトランジスタQp31およびNMOSトランジスタQn31からなるCMOSインバータ38と、同様に正電源VDDと負電源VSSの間に接続されたPMOSトランジスタQp32およびNMOSトランジスタQn32からなるCMOSインバータ39と、データラッチ部(1) S 2の互いに逆相のラッチデータを取り込むPMOSトランジスタQp33, Qp34とを有する構成となっている。

【0022】このデータラッチ部(2)33において、CMOSインバータ38の入力端であるPMOSトラン 30ジスタQp31およびNMOSトランジスタQn31のゲート共通接続点が、CMOSインバータ39の出力端であるPMOSトランジスタQn32のドレイン共通接続点に接続され、またCMOSインバータ39の入力端であるPMOSトランジスタQp32およびNMOSトランジスタQp32およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31およびNMOSトランジスタQp31のドレイン共通接続点に接続されている。

【0023】すなわち、データラッチ部(2)33は、CMOSインバータ38,39がループ状に接続された構成となっており、CMOSインパータ38,39の相互コンダクタンスgmが、データラッチ部(1)32のCMOSインバータ36,37の相互コンダクタンスgmよりも小さく設定されている。これにより、データラッチ部(2)33のデータを、データラッチ部(1)32のデータにより確実に書き換えることができる。

【0024】また、PMOSトランジスタQp33,Q となり、システムが簡単になる。また、不要輻射を低液p34の各ゲートには、出力イネーブルパルス(転送パ 50 でき、セット設計が容易になる。特に、本実施形態の場

ルス) o e x が印加される。そして、CMOSインバー タ38の入力端とCMOSインバータ39の出力端の共 通接続点から、最終的なラッチデータ o u t が 1 ライン ごとに出力されるようになっている。

【0025】次に、上記構成の第1実施形態に係るデータラッチ回路の回路動作について、図4のタイミングチャートを用いて説明する。同図において、spxはアクティブLowのデータサンプリングパルス、dataは2.7V系のディジタル入力データ、refは入力データdataに対する比較基準電圧、oexは1H内のパルスであって、1H期間のデータラッチ部(2)33への転送パルス(出力イネーブルパルス)、latchloutはデータラッチ部(1)32の出力、latch2 outはデータラッチ部(2)33の出力である。

【0026】入力データdataは、データサンプリングパルスspxが低レベル(以下、"L"レベルと称す)の期間に、コンパレータ部31において比較基準電圧refに対して高いか低いかの比較が行われる。そして、データサンプリングパルスspxが"L"レベルの期間は、データラッチ部(1)32は、NMOSトランジスタQn23がオフ状態となり、CMOSインバータ36,37が縦続接続されるため、2段のインバータによるバッファの機能を持つ。

【0027】一方、データサンプリングパルスspxが高レベル(以下、"H"レベルと称す)の期間は、データラッチ部(1)32は、NMOSトランジスタQn23がオン状態となるため、CMOSインバータ36,37がループ状に接続された構成となり、コンパレータ部31の出力をラッチする。そして、転送パルスoexが"H"レベルから"L"レベルに遷移すると、データラッチ部(2)33において、PMOSトランジスタQp33,Qp34がオン状態となるため、データラッチ部(1)32のラッチ出力18tch1 outを取り込んで1Hラインホールドする。

【0028】図5に、シミュレーション結果を示す。このシミュレーション結果から明らかなように、2.7V系のディジタル入力データdataは、PMOS整動増幅回路34を有するコンパレータ部31で比較基準電圧 refと比較されることにより、5V系のデータに変換されてデータラッチ部(1)32およびデータラッチ部(2)33でラッチされ、出力outとして導出されることになる。

【0029】これにより、コモン反転駆動法との組み合わせによって低電源電圧(例えば、5V系)、低電圧入力信号(例えば、2.7V系)でデータラッチ回路を構成できるので、低消費電力化が可能になるとともに、外部タイミング1Cとダイレクトインターフェースが可能となり、システムが簡単になる。また、不要輻射を低減でき、セット設計が容易になる。特に、本字施形能の場

合には、データラッチ部(1)32のスイッチ寮子とし てNMOSトランジスタQn23を用いたことで、サン プリングパルスとしてデータサンプリングパルスspx を共用できる利点がある。

【0030】なお、転送パルス(出力イネーブルパル ス) o e x が 2. 7 V 系のような電源電圧(本例では、 5 V) に対してかなり低い場合は、本実施形態のよう に、データラッチ部(2)33の入力段の2つの転送ス イッチとしてPMOSを用いることになるが、転送パル スoexが電源電圧に近い場合には、NMOSでも、P 10 MOSでも、CMOSでも可能である。

【0031】図6に、データラッチ部(2)33の入力 段の2つの転送スイッチとしてNMOSを用いた場合の 変形例を示す。同図において、図3と同等部分には同一 符号を付して示している。この変形例に係るデータラッ チ回路では、データラッチ部(2)33において、2つ の転送スイッチとしてNMOSトランジスタQn33. Qn34を用い、これらの各ゲートに転送パルスoex と逆極性の転送パルス o e を印加する構成となってい る。すなわち、転送スイッチとして、第1実施形態と逆 20 導電型のMOSトランジスタを用いたものであり、基本 的な回路動作は、第1実施形態の場合と同じである。

【0032】図7は、本発明の第2実施形態を示す回路 図である。本実施形態においても、第1実施形態の場合 と同様に、主として、電源電圧は5V系、入力データは 2. 7 V系を対象としたディジタルインターフェース回 路内蔵のLCDの主要構成要素であるデータラッチ回路 を想定している。

【0033】この第2寒施形態に係るデータラッチ回路 も、第1実施形態に係るデータラッチ回路と同様に、入 30 カデータdataをある比較基準電圧refと比較する コンパレータ部41と、このコンパレータ部41の出力 データをラッチするデータラッチ部 (1) 42と、この データラッチ部 (1) 42の出力データを1ラインホー ルドするデータラッチ部(2) 43の3プロックからな っている。以下、各ブロックごとに、その具体的な回路 構成の一例について説明する。

【0034】先ず、コンパレータ部41は、各ソースが 共通に接続されて差動動作をなす差動対PMOSトラン ランジスタQp41,Qp42のソース共通接統点と正 電源VDDの間に接続された電流源であるPMOSトラ ンジスタQp43とからなるPMOS差動増幅回路44 を有している。この差動増幅回路44において、PMO SトランジスタQp41は入力データdataを、PM OSトランジスタQp42は比較基準電圧refをそれ ぞれゲート入力とする。

【0035】ここで、比較基準包圧 refは、2.7V 系のディジタル入力データdataを識別するために、 OV-2.7V間の例えば中間レベルに設定される。こ 50 た構成となっている。

の比較基準電圧Telは、固定であっても良く、また外 部からディジタル入力データのレベルに応じて調整可能 としても良い。PMOSトランジスタQp43は、図2 の水平シフトレジスタ21から供給されるデータサンプ リングパルス(データラッチパルス)spx1をゲート 入力とする。この差動増幅回路44は、NMOSカレン トミラー回路45を能動負荷としている。

【0036】すなわち、PMOSトランジスタQp41 のドレインと負電源VSSの間に、ゲートとドレインが 共通に接続されたダイオード接続のNMOSトランジス タQn41が接続され、PMOSトランジスタQp42 のドレインと負電源VSSの間に、NMOSトランジス タQn41とゲートが共通に接続されたNMOSトラン ジスタQn42が接続され、これらPMOSトランジス ダQp41、Qp42によってNMOSカレントミラー 回路45が構成されている。

【0037】データラッチ部(1)42は、正電源VD Dと負電源VSSの間に接続されたPMOSトランジス タQp51およびNMOSトランジスタQn51からな るCMOSインパータ46と、同様に正電源VDDと負 電源VSSの間に接続されたPMOSトランジスタQp 52およびNMOSトランジスタQn52からなるCM OSインパータ47と、スイッチ索子であるNMOSト ランジスタQn53とを有する構成となっている。

【0038】このデータラッチ部(1)42において、 CMOSインパータ46の入力端であるPMOSトラン ジスタQp51およびNMOSトランジスタQn51の ゲート共通接続点が、CMOSインバータ47の出力端 であるPMOSトランジスタQp52およびNMOSト ランジスタQn52のドレイン共通接続点に、NMOS トランジスタQn53を介して接続されている。

【0039】そして、NMOSトランジスタQn53の ゲートには、データヲッチパルス s p x 1 に基づいて生 成されるデータラッチパルスspx2が与えられる。こ のデータラッチパルス s p x 2 は、図 8 のタイミングチ ャートに示すように、"L"レベルのパルス間隔がデー タラッチパルス s p x 1 のパルス間隔よりも広い、即ち "L"レベルから"H"レベルへの遷移タイミングが、 データラッチパルスspx1の遷移タイミングよりも遅 ジスタQp41, Qp42と、これら差動対PMOSト 40 い波形となるように、データラッチパルスspx1を基 準に生成される。

> 【0040】また、CMOSインパータ47の入力端で あるPMOSトランジスタQp52およびNMOSトラ ンジスタQn52のゲート共通接続点が、CMOSイン バータ46の出力端であるPMOSトランジスタQp5 1およびNMOSトランジスタQn51のドレイン共通 接続点に接続されている。すなわち、このデータラッチ 部(1)42は、CMOSインバータ46, 47がNM OSトランジスタQn53を介してループ状に接続され

10

9

【0041】データラッチ部(2)43は、正電源VDDと負電源VSSの間に接続されたPMOSトランジスタQp61およびNMOSトランジスタQn61からなるCMOSインバータ48と、同様に正電源VDDと負電源VSSの間に接続されたPMOSトランジスタQp62およびNMOSトランジスタQn62からなるCMOSインバータ49と、データラッチ部(1)42の互いに逆相のラッチデータを取り込むPMOSトランジスタQp63,Qp64とを有する構成となっている。

【0042】このデータラッチ部(2)43において、10 CMOSインパータ48の入力端であるPMOSトランジスタQp61およびNMOSトランジスタQn61のゲート共通接続点が、CMOSインパータ49の出力端であるPMOSトランジスタQp62およびNMOSトランジスタQn62のドレイン共通接続点に接続され、またCMOSインパータ49の入力端であるPMOSトランジスタQp62およびNMOSトランジスタQn62のゲート共通接続点が、CMOSインパータ48の出力端であるPMOSトランジスタQp61およびNMOSトランジスタQn61のドレイン共通接続点に接続さ20れている。

【0043】すなわち、データラッチ部(2)43は、CMOSインパータ68,69がループ状に接続された構成となっており、CMOSインパータ68,69の相互コンダクタンスgmが、データラッチ部(1)42のCMOSインパータ66,67の相互コンダクタンスgmよりも小さく設定されている。これにより、データラッチ部(2)43のデータを、データラッチ部(1)42のデータにより確実に審き換えることができる。

【0044】また、PMOSトランジスタQp63, Q 30 p64の各ゲートには、出力イネーブルパルス (転送パルス) oexが印加される。そして、CMOSインバータ48の入力端とCMOSインバータ49の出力端の共通接続点から、最終的なラッチデータoutが1ラインごとに出力されるようになっている。

【0045】上記構成の第2実施形態に係るデータラッチ回路においては、データラッチ部(1)42のNMOSトランジスタQn53に、データラッチバルスspx1と異なるデータラッチバルスspx2を印加するようにした点でのみ、第1実施形態に係るデータラッチ回路40と相違しており、したがって基本的な回路動作は第1実施形態の場合と同じである。

【0046】この第2実施形態によれば、第1実施形態での効果に加え、サンプリングパルスデータ(ラッチパルスspx1)とラッチパルス(ラッチパルスspx2)を2系統に分け、ラッチパルスspx2の"L"レベルから"H"レベルへの遷移タイミングを、データラッチパルスspx1の遷移タイミングとりも遅く設定するようにしたことで、ラッチのタイミングを延ばすことができるため、データラッチのマージンを拡大できるこ 50

とになる。

【0047】図9は、第2実施形態の変形例を示す回路図であり、図中、図7と同等部分には同一符号を付して示している。この変形例に係るデータラッチ回路では、データラッチ部(2)42において、CMOSインバータ46の入力端とCMOSインバータ47の出力端との間に介在するスイッチ索子としてPMOSトランジスタQp53を用い、そのゲートにデータラッチバルスsp×2と逆極性のデータラッチパルスsp2を印加する構10成となっている。なお、CMOSを用いることも可能である。

【0048】また、図示するのは省略するが、第1実施形態の変形例の場合と同様に、データラッチ部(2)43において、その入力段の2つのPMOSトランジスタQp63、Qp64に代えてNMOSトランジスタを用い、これらの各ゲートに転送パルスoexと逆極性の転送パルスoeを印加するように構成することも可能である。いずれの変形例の場合にも、基本的な回路動作は、第2実施形態の場合と同じである。

【0049】なお、上記各実施形態では、駆動回路系をポリシリコンTFTで画素系と一体的に形成する駆動回路一体型LCDに適用するとしたが、別体型LCDにも同様に適用可能である。また、構成するトランジスタは、ポリシリコン、結晶シリコンのいずれでも可能である。さらに、Bulkシリコンでも、絶縁層上のTFTでも構成は可能である。特にTFTでは、基板バイアス効果により | Vth | の上昇がないため、低電圧駆動には好適と言える。

[0050]

【発明の効果】以上説明したように、本発明によれば、PMOS差動回路を用いてディジタル入力データを比較 基準電圧と比較することによって電源電圧レベルのデータに変換し、そのデータをサンプリングパルスの非サンプリング期間にラッチし、さらにそのラッチデータを1 Hラインホールドするようにしたことにより、低電源電圧 (例えば、5 V系)、低電圧データ信号 (例えば、2.7 V系)でデータラッチ回路を構成できるので、液晶表示装置の低消費電力化が図れる。

【図面の簡単な説明】

【図1】本発明が適用されるアクティブマトリクス型L CDの一般的な構成例を示す概略構成図である。

【図2】ディジタルインターフェース型のソースドライ パの一例を示す構成図である。

【図3】本発明の第1実施形態を示す回路図である。

【図4】図3の回路動作を説明するためのタイミングチャートである。

【図 5】本実施形態に係るシミュレーション結果を示す 被形図である。

【図6】第1 実施形態の変形例を示す回路図である。

【図7】本発明の第2実施形態を示す回路図である。

11

. (7)


【図8】第2実施形態に係るタイミングチャートである。

【図9】第2実施形態の変形例を示す回路図である。 【符号の説明】


 特開平11-184440

スキャンドライバ、21…水平シフトレジスタ、22… データラッチ回路、23…デコーダ回路、31,41… コンパレータ部、32,42…データラッチ部(1)、 33,43…データラッチ部(2)、34,44…PM OS差動増幅回路、35,45…NMOSカレントミラ 一回路、36~39,48~49…CMOSインバータ


[図1]




[図2]




[図3]




【図5】








【図6】




【図7】




`(9)

特開平11-184440





[図9]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.